微机原理复习总结

1、微机原理复习总结第1章 概述第2章 16位（8086CPU）/32位（Pentium）处理器原理第4章 存储器原理第5章 接口技术概述第6章 串行接口（8251）和并行接口（8255）技术第7章 中断技术第8章 DMA（直接存储器存取）技术第9章 定时计数技术第10章 模数转换和数模转换技术第1章 概述1. 根据冯.诺依曼的理论,计算机应该包含运算器、控制器、（存储器 ）、输入、输出五大部分2. 8086是intel x86系列（16）位微处理器3. 1946年，著名数学家冯.诺依曼（Von.Neumann）,提出了现代计算机的基本结构，即EDVAC方案，明确了计算机系统由5个部分组成：运算器

2、、控制器、存储器、输入设备和输出设备。4. 计算机的2个基本能力：能存储程序和能自动执行程序。5. 微型计算机中，为了节省成本，往往将计算机五大件中的运算器和控制器集中在一片芯片上，称之为微处理器或中央处理器：CPU6. 微型计算机的硬件由CPU、内部存储器、I/O接口和I/O设备组成。7. CPU ：包括运算器、控制器、寄存器l 控制器：控制器是计算机的指挥中心，它负责从存储器中取指令，并分析指令、发出指令包含的各种控制信号去控制运算器、存储器、输入和输出设备。l 运算器：算术逻辑单元（ALU），是用来进行二进制算术运算和逻辑运算。l 寄存器：寄存器是CPU内部的存储装置，分为通用寄存器和专

3、用寄存器。通用寄存器用来保存从内部存储器取得的数据和ALU计算后的结果，专用寄存器一般指标志寄存器、指令指针寄存器、堆栈指针寄存器、地址指针寄存器等。8. 存储器是指内部存储器：内存。分为RAM：随机存储器和ROM：只读存储器。RAM一般保存用户的程序和数据，ROM保存系统最基本的控制程序。9. 计算机系统的总线分三类：数据总线DB、地址总线AB、控制总线CB10. Intel 8086, 1978年生产，集成了29000个晶体管，数据处理长度为16位，地址总线宽度为20位，寻址空间为1MB，时钟为4.77MHz, 被称为第三代微处理器。11. 8086有_16_根数据线和_20_根地址线，可

4、寻址地址空间达_1M_字节。12. Intel 80386为第四代微处理器，1985年生产，采用CHMOS工艺，集成度为50万只晶体管，时钟达33MHz，是典型的32位处理器，数据总线宽度为32位，地址总线宽度为32位，可寻址能力为4GB。13. Pentium共有3个执行部件：1个浮点执行部件和U、V2个流水线整数执行部件，内部数据总线为64位，但寄存器仍为32位，外部数据总线为32位，地址总线为32位。称为第5代微处理器。第2章 16位（8086CPU）/32位（Pentium）处理器原理14. 8086CPU可分为两个独立的工作部件，_BIU/总线接口部件_负责与存储器、IO端口传送数据

5、，_EU/执行部件_负责执行指令。15. 8086CPU包括4个16位数据寄存器（又可分为8个独立的8位寄存器），2个16位堆栈指针寄存器，2个16位变址寄存器，1个16位指令指针寄存器，1个16位的标志寄存器，4个16位段寄存器。16. 数据寄存器：8086的数据寄存器指AX、BX、CX、DX和AH、AL、BH、BL、CH、CL、DH、DL17. AX、AL-累加器：在乘法、除法和符号扩展指令中，有一个操作数预先放在累加器中；在I/O操作时，通过它CPU与接口交换数据。累加器也是所有寄存器中执行速度最快的。18. BX：基址寄存器，当CPU对存储器数据段寻址时，它可以用来存放偏移地址。它是4

6、个16位数据寄存器中唯一可以存放地址的。19. CX：计数器，在LOOP循环指令和重复的串处理指令中，用于循环计数。20. DX：在32位数操作时，它和AX配合存储32位数，其中，AX存放低16位，DX存放高16位；在I/O操作时，DX是唯一可以存放I/O地址的寄存器。21. 变址寄存器SI、DI：SI 称源变址寄存器，DI 称目的变址寄存器。它们在一般的数据传送指令中，与BX一样，用来与DS配合存放16偏移地址。但在串传送指令中，SI 是源串的地址（指针），与DS合用，而DI 是目的串的地址（指针）与ES合用。22. 堆栈指针寄存器SP、BP：SP和BP与SS合用存取堆栈段的数据，其中，SP

7、是栈顶指针，在栈操作指令中，SP自动增加或减少。BP则是堆栈段的基址寄存器（与BX不同哦）。23. 指令指针寄存器IP: IP用于CPU取指令的，它与CS合用，取代码段的指令。通常IP是一个加1计数器，在遇到转移指令时，IP会被重新置值。24. 段寄存器CS，DS，SS，ES: CPU内部的地址指针只有16位，无法对20位物理地址寻址，通常采用分段的方法（逻辑段）解决问题。每个应用程序可能拥有4个逻辑段：代码段（存放指令代码）、数据段（存放要处理的数据）、堆栈段（建立堆栈）和附加数据段（在串数据传送时使用）。25. 标志寄存器FLAGS: 9个标志分2组：运算结果标志-有6个，CPU状态标志-

8、3个26. 运算结果标志:l CF 进位标志：在加法运算时是否产生进位，减法运算时是否产生借位。CF=1表示有进位(借位)，CF=0表示没有进位(借位)。l ZF 零标志：运算结果是否为0，ZF=1表示结果为0，否则相反。l SF 符号标志：运算结果最高位为1，则SF=1，否则相反。l OF 溢出标志：在有符号数的加、减法运算时，OF=1表示运算结果产生溢出，否则相反。l PF 奇偶标志：反映运算结果中1的个数，PF=1表示1的个数为偶数，否则为奇数。l AF 辅助进位标志：在字节操作时，低4位向高4位进位或借位，字操作时，低8位向高8位进位或借位，则AF=1，否则相反。27. 状态控制标志:

9、l DF 方向标志：在串处理指令中决定串指针的移动方向。 DF=0，SI、DI 增加；DF=1，SI、DI 减少。 DF 的值由专门的指令控制，即：STD 指令置DF=1 CLD 指令置 DF=0l IF 中断允许标志： IF 的值决定CPU是否响应外部的可屏蔽中断。当 IF=1 时，CPU可以响应外部的可屏蔽中断，否则相反。当 IF=0 时，CPU不能屏蔽非屏蔽中断和CPU内部中断。l TF 跟踪标志： TF=1 时，CPU进入单步程序执行方式，TF的控制没有专用的指令，要通过其它方式设置。28. 8086CPU通过外部总线和存储器进行交互（包括取指令和传送数据），需要在一定的时序控制完成：

10、称总线操作周期，简称总线周期。29. 1个基本的总线周期由4个T状态组成，即T1、T2、T3、T4，其中一个T为CPU的工作时钟周期。30. 其中T1状态是地址产生周期，T2状态为外部总线状态转换和产生各种控制信号，T3状态为内部数据总线和外部数据总线之间数据稳定周期、CPU完成数据读写操作，T4为总线周期结束。31. 8086基本总线周期包括_4_个状态，_T3_状态检测Ready信号，若Ready未就绪，在其后插入_TW_状态。32. CPU时钟周期、总线周期、指令周期：l 时钟周期：CPU1个时钟脉冲的长度，代表了CPU的运行速度。l 总线周期：CPU执行一次外部操作所需的时间。一般对存

11、储器的操作要短些，I/O端口的操作要长些。l 指令周期：CPU执行1条指令所需的时间。最短的指令操作为1个机器时钟，最长的（如乘法指令）达124个时钟周期。33. CPU的RESET引脚是CPU复位操作的引脚，由8284（时钟发生器）对外部复位信号整行得到的，一般RESET信号要保持4个CPU时钟周期，低电平有效。34. 8086CPU复位后，CS=FFFFH，其它的内部寄存器清零，指令队列清零。因此CPU复位后执行的首条指令地址为：FFFF0H，为BIOS的地址。35. CPU的操作分内操作和外操作，外操作就是CPU和外部器件交换数据的操作，如存储器、I/O接口。36. 典型的总线周期：由T

12、1-T44个T状态构成，在I/O或存储器忙时，CPU还会产生TW（等待）状态 。其中，T1是地址产生周期，同时CPU检查M/IO信号；在T2周期，CPU产生各种控制信号（如读写、DT/R、DEN），同时AD0AD15进行信号转换；T3周期AD0AD15出现稳定的数据信号（写），或者I/O、存储器译码，读出数据；T4周期完成读写操作。37. 8086的地址总线为20位，其地址编号为：00000h-FFFFFh，共有 220 个存储单元（1MB）38. 8086CPU地址总线为20位，可寻址空间为1MB，而CPU内部用于描述地址的寄存器（如 BX）只有16位，所表示的最大地址范围为64KB，怎样才

13、能对1MB空间寻址呢？解决的办法是对存储器进行逻辑分段，然后利用寻址寄存器在逻辑段内寻址-即表示段内的相对偏移量。39. 8086系统的应用程序通常分为4个逻辑段：代码段，段值保存在CS寄存器中；数据段，段值保存在DS寄存器中；堆栈段，段值保存在SS寄存器中；附加数据段，段值保存在ES寄存器中。40. 8086CPU与外部设备之间通过I/O接口进行数据交换，I/O接口与CPU之间通过总线相连接，称为内部总线；I/O接口与I/O设备之间通过专用的信号线连接，称为外部总线。41. 8086CPU对I/O接口采用独立编址的方式，在8086CPU系统中使用低10位地址线(A0A9)连接I/O端口，能够

14、管理1024个I/O端口地址，在80386及以上的计算机系统中，使用低16位地址线连接I/O端口，可以管理64K个I/O端口地址。42. 8086CPU对I/O的操作也采用独立的I/O读写指令：IN和OUT。43. Pentium内部总线32位，外部总线64位，使得在一个总线周期内数据传输量提高一倍。另外Pentium支持数据成组传送。44. Pentium：设置了相互独立的代码Cache和数据Cache。采用了分段和分页管理机制。使用了多流水线作业。45. Pentium提供了一个称为分支目标缓冲器BTB(Branch Target Buffer)的小Cache来动态地预测程序分支。当一条指

15、令导致程序分支时，BTB记忆下这条指令和分支目标的地址，并用这些信息预测这条指令再次产生分支时的路径,预先从此处预取，保证流水线的指令预取步骤不会空置。46. Pentium有两个8KB Cache、一个作为指令Cache、另一个作为数据Cache、即双路Cache结构。47. Pentium具有两条关于指令的标量流水线，所以称之为超标量流水线。两条整数流水线分别称之为U流水线和V流水线。两条指令流水线同时执行先后两条相邻的指令，先一条在U流水线中执行，后一条在V流水线中执行，“U”、“V”有先后顺序及相邻的意思。48. U、V两条流水线的功能是不一样的，U流水线能执行指令系统中的所有指令，而

16、V流水线只能执行与U流水线配套的整数指令和浮点数指令的前五级（或前四级）。49. 逻辑地址：程序员编程时使用的地址，称逻辑地址，在保护模式下，它由16位选择子和32位偏移地址确定。50. 线性地址：分段部件将选择子和偏移地址转换为32位线性地址，这种转换是通过段描述符表实现的。段描述符表的每一项为64位，包括：32位线性段基址、16位段界限、16位特权级和存取权等地址空间信息。51. 分页部件将线性地址转换为实际的物理地址，如果分页被禁止，则线性地址对应实际的物理地址。52. 地址流水线由分段部件、分页部件和总线接口部件组成。53. Pentium处理器外部的数据总线宽度为64位，但内部的数据

17、寄存器仍然是32位的，故称为32位处理器54. Pentium的虚拟存储器（Vivtual Storage）技术、高速缓存（Cache）技术以及超标量流水线技术是微型计算机系统的三大支柱。55. Pentium共有三种工作方式：即实地址方式、保护虚拟地址方式和虚拟8086方式。56. 实地址方式与8086/8088工作原理类似，CPU只能访问存储空间的最低1MB，采用段地址和偏移地址相结合的方法来寻址存储单元, 每段最大可为64K，各段允许重叠。存储区中保留中断向量区（00000H003FFH）和BIOS区（FFFFOHFFFFFH）两个固定区域。57. 保护虚拟地址方式是Pentium最常用

18、的方式，该方式引入了虚拟存储器概念。虚拟地址空间达64TB，CPU可访问的物理存储空间为4GB。在这种方式下，对存储单元的寻址址与8086/8088不同，段地址不再象在实方式下那样由段寄存器提供。而是由描述符表中的描述符（descriptor）来确定。58. 虚拟8086是一种特殊的保护方式，一种运行在保护方式下的8086方式，既有保护功能又能执行8086的应用程序。59. Pentium的寄存器按功能可分成四类,它们是基本寄存器、控制寄存器、系统地址寄存器、调试及测试寄存器。60. 通用寄存器：8个32位通用寄存器EAX、EBX、ECX、EDX、ESP、EBP、ESI、EDI都是由8086/

19、8088中的8个16位通用寄存器扩展位数而来，它们的低16位可以独立存取，以便与8086/8088兼容，名称分别称为AX、BX、CX、DX、SP、BP、SI和DI。其中前4个寄存器还可进一步分别分为两个8位寄存器，分别称为AH、AL，BH、BL，CH、CL，DH和DL。61. 指令指针寄存器EIP：用来存放要执行的下一条指令的地址偏移量，工作在32位下的EIP，寻址范围4GB(4千兆字节)。它的低16位与8086/8088兼容，称为IP，寻址范围为64KB。62. 标志寄存器EFLAGS：EFLAGS为32位标志寄存器， Pentium实际占有22位标志，分为三类：状态标志、控制标志和系统方式

20、标志。63. 段寄存器：段寄存器仍是16位，共有6个，分别为CS、DS、SS、ES、FS和GS，前4个与8086/8088相同，而FS和GS则是80386Pentium Pro扩充的两个附加数据段寄存器。64. 控制寄存器：65. 系统地址寄存器：用于进行从虚拟地址向实际物理地址的转换。66. Pentium共设置了3个这样的表：GDT、LDT和IDT。67. Pentium的4个系统地址寄存器GDTR、IDTR、TR和LDTR。第4章 存储器原理68. 存储器分类：内存储器(内存或主存)、外存储器( 外存)69. 内存储器(内存或主存)：功能：存储当前运行所需的程序和数据。特点：CPU可以直

21、接访问并与其交换信 息，容量小，存取速度快。70. 外存储器( 外存)：功能：存储当前不参加运行的程序和数据。特点：CPU不能直接访问，配备专门设备才能进行交换信息，容量大，存取速度慢。71. 存储器的译码结构：l 单译码方式；单译码方式是一个“N中取1”的译码器，如图4.4所示。译码器输出驱动N根字线中的一根，每根字线由M位组成。若某根字线被选中，则对应此线上的M位信号便同时被读出或写入，经输出缓冲放大器输出或输入一个M位的字。l 双译码方式；双译码方式采用的是两级译码电路。当字选择线的根数N很大时，N=2p中的p必然也大，这时可将p分成两部分，如：N=2p=2q+r=2q×2r=

22、X×Y，这样便将对N的译码分别由X译码和Y译码两部分完成。72. 随机存储器RAMl 静态随机存储器SRAM：特点：(1) 不需要刷新，简化外围电路。(2) 内部管子较多，功耗大，集成度低。l 动态随机存储器DRAM：特点：(1) 每次读出后，内容被破坏，要采取恢复措施，即需要刷新，外围电路复杂。(2) 集成度高，功耗低73. 只读存储器ROMl 掩膜ROM：特点：（1)器件制造厂在制造时编制程序,用户不能修改。(2) 用于产品批量生产。(3) 可由二极管和三极管电路组成。l 可编程ROM (PROM)：特点：(1) 出厂时里面没有信息。(2) 用户根据自己需要对其进行设置(编程)。

23、(3) 只能使用一次，一旦进行了编程不能擦除其内信息。l 可擦除、可编程ROM（EPROM）：特点：(1) 可以多次修改擦除。(2) EPROM通过紫外线光源擦除(编程后，窗口应贴上不透光胶纸)。(3) E2PROM电可擦除。l 电可擦除可编程ROM（EEPROM）：E2PROM是一种在线（即不用拔下来）可编程只读存储器，它能像RAM那样随机地进行改写，又能像ROM那样在掉电的情况下所保存的信息不丢失，即E2PROM兼有RAM和ROM的双重功能特点；E2PROM的另一个优点是擦除可以按字节分别进行（不像EPROM擦除时把整个片子的内容全变为“1”）。l Flash存储器：特点：（1）固有的非易

24、失性：它不同于静态RAM，不需要备用电池来确保数据存留，也不需要磁盘作为动态RAM的后备存储器。（2）经济的高密度：Intel的1M位闪速存储器的成本按每位计要比静态RAM低一半以上。闪速存储器的成本仅比容量相同的动态RAM稍高，但却节省了辅助（磁盘）存储器的额外费用和空间。（3）可直接执行：由于省去了从磁盘到RAM的加载步骤，查询或等待时间仅决定于闪速存储器，用户可充分享受程序和文件的高速存取以及系统的迅速启动。（4）固态性能：闪速存储器是一种低功耗、高密度且没有移动部分的半导体技术。便携式计算机不再需要消耗电池以维持磁盘驱动器运行，或由于磁盘组件而额外增加体积和重量。用户不必再担心工作条件

25、变坏时磁盘会发生故障。74. 高速缓存技术CACHE：CACHE系统的3个部分：1、CACHE模块：快速的SRAM；2、主存：DRAM；3、CACHE控制器75. 组织方式：1、全相连方；2、直接映像方式；3、组相联方式 第5章 输入与输出76. 常见的外部设备有：键盘、鼠标、显示器、打印机等。77. I/O接口（Interface）就是微处理器或微机与外部设备的连接部件，它是CPU与外界进行信息交换时，所必需的电路。78. 输入输出寻址: IN/OUT指令79. 输入指令 IN： 格式： IN 累加器，PORT IN 累加器， DX 其中，累加器为 AX（传送 16 位数）或 AL（传送 8

26、 位数），PORT 为 I/O 端口地址，DX 为 I/O 间接寻址（DX 保存 I/O 地址）。80. 输出指令 OUT： 格式： OUT PORT，累加器 OUT DX，累加器81. 数据信息可以分为：数字量、模拟量和开关量。82. 无条件传送：CPU 在没有查询外设的状态或者已知外设准备好的情况下，利用 IN 和 OUT 指令与外设的数据口交换数据 - 称无条件传送。83. 中断的传送方式：在输入时，若外设的输入数据已存入寄存器；或输出时，外设已准备好接受数据，则由外设向CPU 发出中断请求，CPU就暂停原执行的程序（ 即实现中断），转去执行输入或输出操作（中断服务），待输入输出操作完成

27、后再返回，CPU继续执行原来的程序。这样就可以大大提高CPU的效率，而且允许CPU与外设（甚至多个外设）同时工作。84. 中断处理过程：l （1）中断请求：I/O设备向CPU发出中断请求：INTR（高电平），如果IF=1，CPU在现行指令执行完后，开始响应中断，转响应中断程序（2），否则，不响应中断；l （2）中断响应：CPU向I/O设备发送中断回应信号，I/O收到CPU发送的INTA信号后将I/O的中断类型号通过数据总线传送到CPU。 CPU收到中断类型号后计算出中断服务程序的入口地址，CPU保护断点IP、CS的值，将中断服务程序的入口地址送CS、IP，转入中断服务程序（中断响应结束）；l

28、（3）执行中断：执行中断服务程序；l （4）中断返回：中断服务程序执行完后，IRET指令返回（恢复断点IP、CS的值）。85. 直接存储器存取（DMA）： 通常系统的总线是由CPU控制的，在DMA方式时，CPU需要让出总线，而由DMA控制器接管，DMA控制器得到总线控制权后，直接控制存储器和I/O交换数据，当DMA结束数据的传输工作（DMA结束）后再将总线交还CPU，这种方式称为DMA传输方式。第6章 串行接口（8251）和并行接口（8255）技术86. 并行通信：数据在多条并行1位宽的传输线上同时由源传到目的地。并行通信一次可以传输1个或多个字节的数据（视总线的宽度）87. 串行通信：数据在

29、单条1位宽的传输线上，一比特（bit）接一比特的按顺序传递。88. 串行通信方式：l （1）单工通信：数据只能从一个方向传到另一个方向，1根数据线、逻辑上只有1个接收机，1个发送机。l （2）半双工通信：1根数据线，逻辑上每端都有一个接收机和发送机，数据双向传输是交替的。l （3）全双工通信：2根数据线，1根是接收，1根是发送，逻辑上每端都有一个接收机和发送机，接收和发送可同时进行。89. 调制解调（MODEM）的调制类型一般有3种：ASK幅移键控，FSK频移键控，PSK相移键控90. 串行通信规程（protocol）：基本概念：为了使通信顺利进行，发送和接收都要共同遵守一些基本的通信规程，如

30、：同步方式、传输控制、校验方式、数据编码、传输速率、通信报文格式、控制字符的定义等。91. 异步通信（ ASYNC: Asynchronous Data Communication ），它用起始位表示字符的开始，用停止位表示字符的结束。92. 同步通信（ SYNC: Synchronous Data Communication ），以同步字符表示字符的开始。93. 异步通信规程：收发两端各自有相互独立的位定时时钟，数据的传输速率是双方约定的，收方利用数据本身来进行同步。一帧信息是由起始位、数据位、奇偶校验位和停止位四部分组成的。所谓异步，是指字符间异步，而字符内同步（时钟不同步，但频率一样）。

31、94. 同步通信规程：同步通信接收和发送使用同一时钟源来同步，每一帧数据包含一个或2个同步字符，数据块包含若干字符。分类：（1）面向字符的同步通信规程；（2）面向比特的通信规程95. 串行通信的校错：l 奇偶校验：偶校验：保证发送的一个字符中，包含偶数个“1”，如果字符中“1”的个数为奇数，则在校验位加“1”，否则加“0”。奇校验：保证发送的一个字符中，“1”的个数为奇数。异步通信通常采用奇偶校验，奇偶校验只能报错，不能校错。l 方阵码校验：每个字符采用奇偶校验，若干个字符形成一个方阵，产生一个校验字符。（提高校验精度），此法很少用。l CRC（cyclic redundancy cheek）

32、：循环冗余校验。对传送的二进制序列按一定规则产生一串校验码，并加到发送的数据码后面，形成一个新的二进制序列（称编码），接收后根据约定的规则对该编码进行检测（称译码）。CRC不仅可有效地验错，还可以纠错，常用于同步通信。 96. 发送时钟：串行数据的发送由发送时钟控制，先将并行数据输入到移位寄存器，在发送时钟的作用下，逐位移出。97. 接收时钟：接收时钟作为接收移位寄存器的触发脉冲，接收时钟的每次跳变，就检测到一个数据位。98. 错误检测：l 奇偶校验错：出现错误启动重发。l 帧错：以起始位开始，停止位终止为一帧，帧错是指在停止位应该收到逻辑“1”，但收到逻辑“0”，表示帧错。l 溢出错，在接收

33、时，如果接收缓冲器满，此时有收到一个新帧，便产生溢出错。99. 8255A的工作方式：l 基本的输入/输出方式，使8255A作为缓冲输入设备或锁存输出设备l 选通输入输出方式，端口A或端口B作为锁存输入/输出设备，端口C给端口A和B提供控制信号l 双向传输方式，可以使外部设备利用A口的8位数据线发送和接收数据，C口的高5位，用作控制信息和状态信息100. 8255A是一片用于_并行通信_的接口芯片，_A_端口有具有双向通信能力。第7章 中断技术1. 中断：CPU 中断现行的程序，转而处理某类特别事件，这种现象称为中断。2. 中断源：向 CPU 提请中断要求的外设或指令。3. 中断服务子程序：是

34、对应某个中断请求而需要完成某特殊工作而编写的程序（相当于子程序）。4. 中断返回：是指中断服务程序执行完后，返回到原来的断点继续执行现行程序的过程。由指令 IRET 完成中断返回。5. 中断响应：CPU 收到中断请求后，在现行指令执行完后，响应中断，并保护现场，根据不同的中断源，转而去执行某特定的中断服务程序。6. CPU 自动断点保护: CPU 在响应中断后，会自动保护断点参数，即自动保护标志寄存器、CS、IP 的值。7. 中断向量表: 存放中断服务程序入口地址（中断向量）的表；中断向量表存放在00000H003FFH地址空间；12H中断向量存放在48H开始的四个字节。8. 中断类型：9.

35、外部中断: 外部中断是指在计算机系统中，专门有硬件电路（如8259A）负责向 CPU 申请中断，同时将中断类型号传送给 CPU 。该类型的中断又分为可屏蔽中断和非屏蔽中断。10. 可屏蔽中断- 即当标志 IF=1 时 CPU 响应 8259A 的中断请求，否则，中断请求被屏蔽。有时，IF=1 称 CPU开中断，IF=0 称 CPU 关中断。11. 非屏蔽中断：当 CPU 有特别紧急的事件要处理时，采用非屏蔽中断，这时不论 IF 的值如何，CPU 都响应中断。这类型的中断有内存奇偶校验错、电源电量不足、其它硬件出错等。12. 中断优先级13. 中断嵌套：CPU 在执行中断服务子程序时，又发生中断

36、，称为中断嵌套。14. 中断程序的设计：第一步：开中断 STI；第二步：保护现场 （PUSH）；第三步：中断服务处理；第四步：恢复现场 （POP）；第五步：中断返回 IRET15. 中断响应过程：（1）中断请求、（2）中断响应、（3）中断执行、（4）中断返回。16. 中断控制器 Intel 8259A主要作用：l （1）优先级排队管理：根据任务的轻重缓急或设备的特殊要求，分配中断源的中断等级。8259A具有全嵌套、循环优先级、特定屏蔽多种方式的优先级排队管理。l （2）接受外部设备的中断请求：经过优先权判决找到哪一个中断源的中断请求级别最高，然后再向CPU提出中断申请INT；或者拒绝外设的中断

37、请求，予以屏蔽。一片8259A可以接受8个中断请求，经过级联可扩展至8片8259A，实现64级中断。l （3）提供中断类型号：为CPU实现程序的转移给出中断服务程序入口地址指针。8259A最突出的特点是具有对中断服务程序入口地址的寻址能力，也就是当CPU响应中断申请时，通过8259A提供的中断类型号可以找到中断服务程序的入口地址，转移到中断服务程序去执行。l17. 8259A中断控制器由中断请求寄存器IRR、中断屏蔽寄存器IMR、中断服务寄存器ISR、优先级分析器PR、控制逻辑、数据总线缓冲器、读/写逻辑、级连缓冲器/比较器等8个部分组成。18. 中断触发方式：（1）电平触发方式；（2）边沿触

38、发方式19. 中断优先级管理方式：（1）完全嵌套方式；（2）特殊嵌套方式；（3）优先级循环方式；（4）特殊优先级循环20. CPU的中断响应过程：（1）标志寄存器入栈；（2）置 TF=0，禁止单步中断；置 IF=0，关中断；（3）CS：IP入栈，保护段点；（4）从 4n - 4n+3 单元取中断向量到 CS：IP；（5）CPU执行中断服务程序。21. 硬件中断与软件中断的区别：（1）中断引发方式不同（硬：8259A，软：INT n 指令）；（2）CPU获取中断类型码的方式不同；（3）CPU能屏蔽硬中断，而不能屏蔽软中断；（4）中断结束方式不同。 第8章 DMA（直接存储器存取）技术22. DM

39、A方式是让存储器直接和高速外设直接交换数据，在传输的过程中不需要CPU的介入，传输操作都由硬件完成，因此减轻了CPU的负担，同时也大大提高了传输的速度。23. 8237 有4个独立的 DMA 通道：每个通道的DMA请求都可以分别允许和禁止；每个通道的DMA请求有不同的优先权，优先权可以是固定的，也可以是旋转的（由编程来决定）。每个通道一次传送数据的最大长度为 64KB，可以是存储器与 I/O之间传送数据，也可以是存储器之间传送数据；24. 8237有4种传送方式：（1）单字节传送方式；（2）数据块传送方式；（3）请求传送方式；（4）级连方式。25. 8237的工作周期：（1）空闲周期 SI；（

40、2）请求应答周期 S0；（3）DMA操作周期 S1 - S426. DMA工作方式：（1）单字节传送方式；（2）块传送方式；（3）请求方式；（4）级联方式27. 8237内部寄存器分2组：通道寄存器组和命令与状态寄存器组；寻址靠 A0 A3完成，且A3=0时，对通道寄存器组寻址；A3=1时，对命令与状态寄存器组寻址。第9章 定时计数技术28. 8253-PIT的主要功能有：（1）有3个独立的16位计数器。（2）每个计数器都可以按照二进制或BCD码进行计数。（3）每个计数器的计数速率可高达2MHz（8254-2计数频率可达到10MHz）。（4）每个计数器有6种工作方式，可由程序设置和改变。（5）所有的输入输出引脚电平都与TTL电平兼容。29. 8253读操作：30. 8253初始化编程31. 8253应用：第10章 模数转换和数模转换技术32. 数模（D/A）转换的主要性能参数33. 摸数（A/D）转换的主要性能参数34. D/A转换的常见方法：1、权电阻解码网络；2、T型电阻解码网络35. DAC0832：36. DAC0832的三种工作方式：37. AD转换器的工作原理：1、计数式；2、逐次逼近式38. ADC080939. 软件设计